

(11)Publication number:

04-191683

(43) Date of publication of application: 09.07.1992

(51)Int.Cl.

G01R 31/28 H01L 21/66 H01L 27/04 H03K 19/0175 H03K 19/20

(21)Application number : 02-324267

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.11.1990

(72)Inventor: NOTANI HIROMI


KONDO HARUFUSA

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To set many test modes by a smaller number of pins by permitting medium level potential other than high and low level potentials as input voltage and connecting a number of input buffers less than the number of the levels of input voltage by 1 to the same pin.

CONSTITUTION: The logical threshold voltages Vtha, Vthb of respective initial stage inverters 3a, 3b are set to respectively different levels between the high and low levels of input voltage corresponding to '1', '0' of binary logic so as to form Vtha > Vthb. Further, high, medium and low level voltages VH, VM, VL inputted to respective mode setting pins are set so as to become Vtha > VM > Vthb, VM > Vtha, and VL > Vthb. When the input voltage



is L, the outputs Va, Vb of input buffers 2a, 2b together become 0 and, when the input voltage is H, both of the voltages Va, Vb become 1. When the input voltage is M, the output Va of the input buffer 2a becomes 0 and the output Vb of the input buffer becomes 1. By this method, three modes can be set by one pin and 3n modes can be set by (n) pins.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

ζ, j.

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

⑩特許出願公開

®公開特許公報(A)

平4-191683

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)7月9日

G 01 R 31/28 H 01 L 21/68 27/04 H 03 K 19/0175

19/20

Z T

7013—4M 7514—4M

101

7827-5 J 6912-2 G G 01 R 31/28 8941-5 J H 03 K 19/00

101 R

審査請求 未請求 請求項の数 1 (全3頁)

⑤発明の名称

半導体集積回路

藤

②特 願 平2-324267

②出 願 平2(1990)11月26日

@発明者 野谷

宏 美

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

@発明者 近

暗 房

兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

加出 願 人 三菱電機株式会社.

東京都千代田区丸の内2丁目2番3号

一個代理 人 弁理士 大岩 增雄

外2名

明 細 書

1. 発明の名称

半導体集積回路 2. 特許請求の範囲

テストモード設定用に複数のピンを備えた半導体集積回路において、同一のピンに対し、複数の入力パッフアを並列に接続し、かつそれらの入力パッフアを構成する初設のインパータの論理しきい値を、2値論理の「1」,「0」に対応した入力電圧の高・低レベル間でそれぞれ異なるレベルに

設定したととを特徴とする半導体集積回路。

3. 発明の詳細な説明

〔 盘葉上の利用分野 〕

との発明は半導体集後回路に関し、特にテスト モード設定用に複数のピンを備えた半導体条段回 路に関する。

〔従来の技術〕

第2図に従来用いられている半導体集務回路の 入力バッフアを示す。1はバッドで、テストモー ド設定用のビン(図示せず)と1対1に接続され る。2 は入力パッフアで、2 段のインパータる。 4 によつて構成されている。

テストモード設定用のピンに入力される電圧は、各モードごとに高レベル(H)か低レベル(L)のいずれかに固定される。インパータ3のしまい値は、これら入力電圧の「H」と「L」との中間のある値に設定してあり、下の第1表に示すように、パッド1を介して与えられる入力電圧が「L」(MOSFETで構築した論理回路であれば接地(GND)電位)であれば入力パッファ2の出力Vは2値論理の「0」、入力電圧が「H」(MOS 論理回路であれば電源電圧Vpp) であれば「1」となる。

第 1 表

入力電圧	v
L	0
н	1

【発明が解決しようとする課題】このように従来の半導体集積回路では1本のピ

ンで設定できるモード数は2であり、n本のピン では2ⁿのモードが設定できる。

ところが、敬細化が進んで集積度も上がり、回路が大規模で複雑になるにつれてテストモード数も増加し、その設定のためにより多くのピンを必要とするようになつてきた。

との発明の目的は、より少ないピン数で多くの テストモードの設定を可能にすることにある。

[課題を解決するための手段]

との発明は、同一のテストモード設定用ビンに対し、複数の入力パッフアを並列に接続し、かつそれらの入力パッフアを構成する初段のインパータの論理したい値を、2値論理の「1」。「0」に対応した入力電圧の高・低レベル間でそれぞれ異なる値に設定するようにしたものである。

(作用)

~ · · · · · ·

入力電圧として本来の高・低レベルの他に中間 の電位をも許すものとし、そのような入力電圧の レベル数より1つ少ない数の入力パツフアを同一 のピンに対して接続するものとする。

(3)

定してある。

次に動作について説明する。モード設定用の各ピンに入力される電圧は、各モードごとに高レベル(H)、中レベル(M)、低レベル(L)のいずれかに固定される。とこで中レベルの電位Vェはインパータ3mの論理しきい値より高い(V tha > Vx > V thb)。また高レベルの電位Vx はインパータ3mの論理しまい値より高く、低レベルの電位Vx はインパータ3mの論理しまい値より高く、低レベルの電位Vx はインパータ3mの論理しまい値より低い(Vx > V thb)。

したがつて、第2数に示すように、入力電圧が「L」(MOS 論理回路ではGND電位)のときは入力パッファ2*,2b の出力Va,Vb はともに「0」となり、入力電圧が「H」(MOS 論理回路では電源電圧Vab)のときはともに「1」となる。入力電圧が「M」(MOS 論理回路では例えばVab/2)であれば、インパータ3*のしきい値を超えないため入力パッファ2*の出力Vaは「0」であるが、インパータ3b のしきい値は超えるた

入力電圧が本来の「七」であれば、すべての入力バッフアを構成する初段インパータの論理しきい値に達しないため、入力バッフアの出力はすべて「0」となる。入力電圧が高くなるにつれ、論理しきい値の低い初段インパータをもつ入力パッファから順に1つずつ「1」に変わり、「H」のときにはすべて「1」となる。

とのようにして、入力電圧にm個の電位が許されており、m-1個の入力パッフアを備えていれば、1本のピンで設定できるモード数はmとなり、n本のピンではmⁿのモードが設定できることになる。

〔疾施例〕

第2図はこの発明の一実施例を示す回路図である。テストモード設定用のピンと1対1に接続されるパッド1に対し、2個の入力パッフア2a,2b はそれぞれインパータ3a,4a および3b,4b からなる。各初設インパータ3a,3b の論理しきい値 V tha, V thb は V tha > V thb となるように設

(4)

め入力パッファ 2b の出力 Vb は「1」となる。

第 2 表

入力電圧	V .	νb
L	0	0
М	0	1
H	1	1

とのように 1 本のピンで 3 つのモードが設定でき、 n 本のピンで 3 ⁿ のモードが設定できる。

[発明の効果]

以上のようにとの発明によれば、同一のピンに対し複数(m-1個、mは3以上)の入力パッファを並列に接続し、かつそれらの入力パッファを構成する初段のインパータの論理しまい値を、2値論理の「1」,「0」に対応した入力電圧の高・低レベル間でそれぞれ異なる値に設定したことにより、入力電圧にも高・低レベルに中間のレベルを加えたmレベルの電位を許すことで、1ピン当りmモード、a本のピンではm²のモード設定が


特期平 4-191683(3)

4. 図面の簡単な説明

第1図はこの発明の一実施例を示す回路図、第 2図は従来例を示す回路図である。


1・・・・ピンに接続されるパッド、2m,2b・・・・入力パッファ、3m,3b,4m,4b・・・・インパータ。

代理人 大岩堆堆



第1図

第 2 図



(7)